Entwicklung einer AES-Hardwareschaltung mit integrierter Resistenz gegen physikalische Kryptoanalysen
Research project at a glance
In diesem Projekt wird der symmetrische Chiffrierstandard Advanced Encryption Standard (AES) in einer Hardwareschaltung mit speziellen Mechanismen implementiert, die einer physikalischen Kryptoanalyse zumindest bis zur ersten Ordnung entgegenwirken.
Departments and Instituts
Period
22.08.2011 to 31.01.2013
Project Description
In diesem Projekt wird der symmetrische Chiffrierstandard Advanced Encryption Standard (AES) in einer Hardwareschaltung mit speziellen Mechanismen implementiert, die einer physikalischen Kryptoanalyse zumindest bis zur ersten Ordnung entgegenwirken.