Entwicklung einer AES-Hardwareschaltung mit integrierter Resistenz gegen physikalische Kryptoanalysen

Forschungsprojekt im Überblick

In diesem Projekt wird der symmetrische Chiffrierstandard Advanced Encryption Standard (AES) in einer Hardwareschaltung mit speziellen Mechanismen implementiert, die einer physikalischen Kryptoanalyse zumindest bis zur ersten Ordnung entgegenwirken.   

Fachbereiche und Institute

Fachbereich Informatik

Zeitraum

22.08.2011 to 31.01.2013

Projektleitung an der H-BRS

Projektbeschreibung

In diesem Projekt wird der symmetrische Chiffrierstandard Advanced Encryption Standard (AES) in einer Hardwareschaltung mit speziellen Mechanismen implementiert, die einer physikalischen Kryptoanalyse zumindest bis zur ersten Ordnung entgegenwirken. 

 

Finanzierung